3D/芯粒式 AI 加速器安全方向博士

项目概览

该博士课题聚焦 3D 与 chiplet 架构在人工智能硬件加速器中的安全问题。

项目所在团队希望利用 chiplet-based PUF 思路，建立适用于分布式芯粒系统的硬件安全机制。

研究重点同时覆盖器件层表征、评估指标、以及分布式认证和密钥生成协议。

岗位为兼职性质，计划 2026 年 10 月 1 日开始，申请截止时间较近，且申请材料需要直接发送到指定邮箱。

项目详情

3D 和芯粒式架构被视为未来 AI 硬件加速器的重要方向，因为它们能够在较小物理距离内异构集成计算单元、存储器、通信接口和专用功能，从而提升性能、带宽和能效。不过，这种分布式集成也带来新的安全、认证和信任问题，尤其当不同芯粒来自不同设计、制造或封装供应链时，风险会更高。换句话说，技术优势越明显，系统边界越复杂，如何确认“这个芯粒是谁做的、是否被替换、是否仍然可信”就越重要。

该博士论文提出的思路，是研究一种基于芯粒的 PUF（physical unclonable function，物理不可克隆函数）硬件安全方法。具体做法是使用两个设计完全相同的芯粒，每个芯粒中集成一组环形振荡器；PUF 响应通过比较两个芯粒中对应物理位置上的振荡器来生成。这样可以从结构上消除与布局、布线和设计不对称相关的偏差，同时依赖局部且随机的制造过程差异作为熵源。课题核心并不只是提出一个概念，而是要验证这种“通过两个芯粒之间的对照关系生成响应”的思路，是否真能在真实硬件上形成可重复、可区分、可部署的安全基础。

课题的第一目标，是在 PEPR-Agency Camelia 项目所制造的真实芯粒上，对这一 PUF 架构进行实验表征。表征内容包括传统 PUF 指标：唯一性、可靠性、均匀性、熵，以及对电压、温度和运行条件变化的鲁棒性。第二目标，是围绕这种 inter-chiplet PUF 设计新的分布式安全算法和协议。项目介绍指出，秘密不再由单一器件携带，而应由多个芯粒之间的物理交互共同生成。这一思路可用于芯粒间的相互认证、替换或仿冒检测、共享密钥生成，以及 3D 组装完成后的完整性验证。若研究成立，它会把“硬件信任根”从单颗芯片扩展到芯粒互联层面，这也是课题最具方法论意义的部分。

申请者入组后需要参与状态调研、实验设计、建模、仿真、实验验证、数据处理和结果比较，并将研究成果写入论文、技术报告和综合性文档。岗位也明确要求在会议、研讨会、学术会议或跟踪委员会中展示研究工作，并对方法、工具、脚本、数据与结果进行文档化管理。也就是说，申请者不仅要做技术实现，还要能把实验方案、脚本、数据和结论组织成可复现、可审查、可汇报的研究产物。

申请要点

• 学历要求：计算机工程或相关方向硕士或同等学历。

• 专业基础：需要了解微电子、数字架构、集成系统、硬件安全、PUF、认证与硬件信任根，以及 3D 架构和 chiplet 加速器。

• 技术能力：要能进行设计、建模、仿真和实验验证；熟悉 PUF 的唯一性、可靠性、均匀性、熵与鲁棒性评估。

• 方法能力：需要能进行深入文献调研，定义科学假设与评估方法，搭建实验平台或测试环境，开展测量与统计分析。

• 写作与表达：需要能够用英语和法语撰写并展示科研成果。

• 语言要求：英语和法语均为优秀水平。

• 录用条件：兼职岗位，临时合同；预计 2026 年 10 月 1 日开始。

• 申请方式：需在 2026 年 7 月 28 日 20:00 前将申请材料发送至指定邮箱。

• 工作要求：研究过程明确包含文档化方法、工具、脚本、数据和结果，说明岗位对研究记录和可复现性有较高要求。

需要进一步确认

• 公开信息未说明具体薪酬或奖学金覆盖。

• 申请页面未列出单独的科学联系人，只给出了申请邮箱。

• 岗位“Researcher Profile”标注为 Other Profession，但职位内容明确是博士课题，建议申请时以博士岗位理解。

• 外部合作或联合培养安排未进一步展开。

博士项目研究报告：TIMA 的 3D/chiplet AI 加速器安全

执行结论

推荐标签：有吸引力，但存在实质性不确定性。

这是一个技术方向很有吸引力的博士项目，所处环境也较可信，依托的是 Grenoble 的微电子与硬件安全研究生态。项目的核心思路，是利用 chiplet 之间的物理不可克隆函数（PUF）特性来实现认证与分布式信任。这一思路对应的是现实中的关键问题：chiplet 型 AI 加速器虽然在模块化以及能效/性能权衡上有优势，但也把设计、制造和封装组装链条中的信任边界问题进一步放大。

但仅凭公开证据，还不足以把它视为已经可以直接做申请决定的项目。项目介绍没有给出导师姓名，也没有披露薪资或生活津贴、学费或相关费用覆盖情况，同时也没有解释为什么岗位被标注为兼职。这些都属于实质性不确定项，而不是可以忽略的小缺口。

学校、项目与地点信号

Grenoble INP - UGA 具备较强的工程与科研生态信号。学校官方数据列出 8,200 名学生、42 个实验室、21 个技术平台和 fablabs、每年 215 篇博士论文答辩，以及 580 家合作企业 (Grenoble INP - UGA in numbers)。其研究主题包括微纳技术和数字技术，这两项都与本项目直接相关。

排名信号整体偏积极，但更接近学校层面的广义支撑，而不是项目层面的直接证明。Grenoble INP - UGA 的相关页面显示，Universite Grenoble Alpes 在 2025 年进入 Shanghai top 200，Grenoble INP - UGA 在 2025 年按 QS 学科排名条目数量位列法国工程学校前列 (rankings summary)。这并不能直接证明该博士项目本身的质量，但有助于降低机构层面的风险顾虑。

在博士培养结构方面，Grenoble INP 说明博士学位由 Universite Grenoble Alpes 授予，候选人需注册 doctoral school，博士论文通常对应三年的原创实验室研究，资金可来自 doctoral contract、奖学金、CIFRE 或其他来源 (Ph.D. programmes)。

导师与实验室评估

导师研究方向

公开项目信息提到 TIMA，但没有标明具体导师。这是当前最大的学术证据缺口。

从实验室层面看，项目匹配度是可信的。TIMA 自述为由 CNRS、Grenoble INP 和 UGA 共同组成的公共联合研究实验室，下设 AMfoRS、CDSI、MADMAX 和 RMS，主任为 Giorgio Di Natale (TIMA homepage)。Grenoble INP 的实验室页面也将 TIMA 列为面向计算体系结构的信息技术与微电子技术实验室 (laboratories)。

其中，AMfoRS 看起来是最接近的研究归属。该团队关注数字系统的可依赖性与可信性、硬件安全、实现攻击、PUF、TRNG 以及硬件木马检测，并明确提到侧信道与故障注入平台 (AMfoRS)。MADMAX 则与 AI 专用架构、软硬件协同设计以及系统级建模相关 (MADMAX)。RMS 在模拟/混合信号/RF 集成电路测试、可靠性、BIST、DfT 和校准方面相邻，可能与环形振荡器表征有关 (RMS)。

近期重要论文

由于导师未明确，论文匹配度目前只能在团队或实验室层面判断。

2023 年的 NEUROPULS 论文包含 TIMA 相关作者 Elena Ioana Vatajelu 和 Giorgio Di Natale，主题聚焦安全且节能的类脑加速器 (NEUROPULS)。它并非 chiplet-PUF 论文，但能说明 TIMA 在安全加速器硬件方向有持续积累。

一篇 2023 年特别会议论文涉及 Elena Ioana Vatajelu，综述了类脑硬件可靠性问题，包括波动性与老化风险 (neuromorphic reliability)。这与 PUF 研究高度相关，因为 PUF 是否可用，很大程度上取决于其在工艺、电压、温度和老化变化下的稳定表现。

Sergio Vinagrero Gutierrez、Giorgio Di Natale 和 Elena-Ioana Vatajelu 于 2023 年发表的论文提出了一个用于模块化和参数化 SPICE 网表生成的 Python 框架 (SPICE framework)。这与电路探索和可复现实验建模流程相关。

一篇 DATE 2024 论文涉及 TIMA 相关作者，讨论了利用基于 PUF 的原语为安全加速器运行提供安全层 (security layers)。这是近期最接近“加速器安全中使用 PUF”这一主题的公开论文信号，但该工作更偏光子学，而不是 chiplet 环形振荡器 PUF 本身。

实验室、资源与合作环境

从公开信息看，这个实验室环境对该题目是有支撑力的，因为项目需要的不只是理论推导。PUF 表征依赖严谨的测量流程、考虑波动性的电路分析、数据处理以及安全协议设计。AMfoRS 提供了最直接的硬件安全与 PUF 相关信号；MADMAX 和 RMS 则把支持面扩展到 AI 架构与电路测试能力。

但目前仍未回答的关键问题是：实际指导团队是否已经获得项目介绍中提到的真实 chiplet，以及测试设备、封装数据、注册流程和测量时间是否已安排妥当。

研究方向与领域前景

领域动向

这个方向本身具有较强的前沿性。近期 chiplet 安全研究普遍将异构 chiplet 集成视为一个信任问题，因为多供应商和后制造组装流程会带来替换、克隆、超额生产以及供应链控制碎片化等风险。AuthenTree 已被 IEEE PAINE 2025 接收，提出了不依赖单一中心信任锚的分布式 chiplet 认证方案 (AuthenTree)。2026 年的 InterPUF 预印本与本项目更接近，使用 PUF 与多方计算在可重构 interposer 中实现分布式认证 (InterPUF)。

更早关于 2.5D root of trust 和基于 interposer 的 chiplet 集成安全评估工作，也支持一个核心判断：chiplet 系统不能直接沿用 monolithic SoC 的安全假设，而需要新的安全模型 (2.5D root of trust, interposer security assessment)。

可能的研究角度

这个项目最强的研究角度，在于把秘密或身份建立在 chiplet 之间的交互上，而不是来自单一器件本身。这种设计可以支持相互认证、替换检测、共享密钥派生，以及封装后的完整性检查。

可能的研究问题包括：

• 对偶环形振荡器比较在电压、温度和运行条件变化下的稳定性如何？
• 比较两个相同 chiplet 上的对应物理位置，是否足以减弱布局/布线偏差并提高熵？
• 如果要获得可重复密钥而不暴露原始响应，需要怎样的注册与 helper-data 设计？
• 面对伪造、替换或恶意表征 chiplet，应采用怎样的对手模型？
• 该协议能否从两个 chiplet 的概念验证扩展到更大规模？

职业与市场前景

这个题目对应的可迁移技能包括硬件安全、半导体测试、chiplet/先进封装、EDA、嵌入式安全以及 AI 加速器设计。近期一篇欧洲立场文件认为，欧洲在芯片设计能力和熟练劳动力方面存在缺口，并呼吁加强大学端的芯片设计支撑 (European chip-design enablement)。Grenoble INP 的官方数据也表明，当地围绕微电子、数字技术、Minalogic、CEA 相关活动及工业合作伙伴形成了较密集的研发环境 (key numbers)。

这一博士题目的职业收益，对那些最终能够带着可展示的实验数据、安全协议、HDL/电路产物以及可发表的表征方法毕业的人最强。

资助、申请与生活成本

项目介绍中的申请截止时间为 2026 年 7 月 28 日 20:00（Europe/Paris），计划开始时间为 2026 年 10 月 1 日。说明中还写明该岗位不由 EU 项目资助，并将合同标注为临时且兼职，但没有披露薪酬。

在做任何严肃的资助判断前，这一点都必须核实。Grenoble INP 的博士页面说明，候选人必须自行获得资金，包括博士合同、部委奖学金、地区奖学金、CIFRE 或其他来源 (Ph.D. programmes)。但该项目的公开信息并未说明具体适用哪一种。

如果只做生活成本压力测试，众包数据仍有参考价值，但不能当作官方预算。Numbeo 的 2026 年 5 月 Grenoble 数据估计，单人月支出（不含房租）约 EUR950.9，一居室房租在市中心外约 EUR516.75，在市中心约 EUR735 (Numbeo Grenoble)。Expatistan 的 2026 年 7 月基准则估计单人月支出约为 EUR1,683 (Expatistan Grenoble)。这些数字都说明，净薪、住房支持和费用覆盖情况会直接影响项目的可负担性。

申请者匹配与准备

最适合的背景

• 具备微电子、计算机工程、数字架构、嵌入式系统、硬件安全、应用密码学或电气工程背景的硕士毕业生。
• 有 PUF、TRNG、硬件信任根、认证、侧信道/故障注入、FPGA、HDL、SPICE、电路测量或统计硬件表征经验的候选人。
• 能同时处理物理器件与安全协议问题，而不是只停留在单一抽象层面的申请者。

需要谨慎的情况

• 背景主要是软件安全，而缺少电路、体系结构或嵌入式硬件深度。
• 在投入申请时间前，必须先确认资助。
• 如果在入职前无法现实地达到优秀法语水平，而主办方又确认法语是硬性要求。
• 申请者需要在申请前就获得完整明确的导师安排和项目计划。

可加强的技能与证据

有帮助的材料包括：HDL/FPGA 或 ASIC 设计项目、测量或实验室表征报告、处理噪声硬件数据的 Python/Matlab/R 脚本、与 PVT 波动相关的既往工作、一份简短的 PUF/安全文献回顾，以及一份将 chiplet 供应链风险与分布式硬件信任联系起来的精炼研究陈述。

风险与待核实问题

高优先级问题

• 谁是主导师，谁是联合导师？
• TIMA 中哪个团队会在日常层面接收这名博士生？
• 精确的税前和预期税后月薪是多少？
• 合同是否确实为兼职？如果是，比例是多少？
• 学费、社会保险、设备、会议差旅和搬迁费用是否覆盖？
• 实验将使用哪些 chiplet，它们何时可用？
• 可使用的测量设施、PDK/设计数据、封装信息和测试平台有哪些？
• 入职时是否必须具备优秀法语能力？

中优先级问题

• 第一年预期里程碑是什么？
• 实验表征与协议设计的预期比例是多少？
• 是否存在工业保密限制？
• 该博士是否隶属于特定 doctoral school 和研究生项目？
• 预期投稿方向更偏硬件安全、EDA，还是电路/测试？

证据与来源

学校与培养环境

• Grenoble INP - UGA homepage
• Grenoble INP - UGA in numbers
• Grenoble INP - UGA rankings
• Grenoble INP - UGA Ph.D. programmes
• Grenoble INP - UGA laboratories

实验室与团队

• TIMA laboratory
• AMfoRS research group
• MADMAX research group
• RMS research group

论文与技术方向

• NEUROPULS secure accelerators
• Neuromorphic hardware design and reliability
• Parametric SPICE netlist framework
• Security layers within NEUROPULS
• AuthenTree chiplet trust architecture
• InterPUF distributed authentication
• 2.5D root of trust
• Security assessment of interposer-based chiplet integration
• Heterogeneous chiplet architecture for transformers
• European chip-design enablement position paper

生活成本

• Numbeo Grenoble cost of living
• Expatistan Grenoble cost of living