由 AI 驱动 EDA 工具赋能的模拟 IC 设计博士

项目概览

该博士研究生项目在 University of Glasgow 的 College of Science and Engineering 下、James Watt School of Engineering 开展。

项目为期 4 年，全额资助，由大学与产业伙伴共同支持。

研究方向是模拟集成电路（analog IC）与系统设计，并通过 AI-driven EDA tools 提升设计效率与设计质量。

项目强调把可实际使用的 AI 设计方法引入模拟芯片设计流程，而不是停留在概念验证阶段。

项目详情

项目介绍中提到，模拟 IC 设计至今仍主要依赖人工经验。随着电路复杂度上升、设计要求越来越苛刻，这种传统方法在设计质量和效率上都面临压力。项目明确判断，AI-driven analog IC design 将成为未来几年产业和学术界共同的趋势，但目前虽然有不少 AI-enabled EDA algorithms，真正达到实用水平的并不多。这里尤其强调，Prof. Bo Liu 的 AI-driven analog IC design algorithms 已经进入 practical-use stage，并被 MathWorks 采用，同时也与 Cadence 合作，首个工具预计在 2027 年推出。

在这一背景下，博士课题将聚焦于受 AI 设计工具赋能的前沿模拟 IC 和系统设计，示例包括 ADCs 和 PLLs。研究不只是改进算法本身，也要使用这些工具设计出新的、高质量的模拟 IC 电路，并形成可发表的研究成果。项目还明确指出，学生将成为“首批”掌握这类 AI 驱动设计技术的模拟 IC 设计者之一，因此该培养方向不仅强调科研输出，也强调面向产业的能力积累。对申请者来说，这意味着需要理解模拟电路设计的核心约束，同时能够将 AI 与 EDA 工作流结合起来，处理更复杂的设计任务。

研究环境位于 University of Glasgow，项目页面提到学校在 QS World University Rankings 2026 中位列第 79，说明学校和学科背景为项目提供了较强支撑。课题由大学与产业伙伴联合资助，表明项目并非单纯基础研究资助，而是具有一定应用与产业连接属性。虽然页面没有把具体实验室、芯片工艺或产业合作分工展开到很细，但从题目与描述可以看出，研究重点是把 AI 工具真正落到模拟 IC 设计与系统设计上，并推动相关方法进入可使用阶段。

对申请者来说，项目要求较明确：必须具备 microelectronics 或 electronic engineering 相关学科的一等或二等一荣誉学位或同等学历；analog IC design 能力是硬性要求。页面同时说明，编程经验不是必须，但会很有帮助。换句话说，申请者需要先具备扎实的模拟电路设计基础，再逐步把 AI 驱动方法应用到设计流程中，而不是从零学习模拟 IC 设计。

申请流程也带有一定筛选性。项目页面写明，应先提交完整 CV 和 cover letter，说明自己如何满足要求；随后会进行初步遴选和面试，只有被选中的候选人才会正式申请。页面还特别提醒，在面试之前不要直接在线申请。对于有意向的申请者，这意味着前期沟通和材料准备比一般项目更重要，需要先让导师团队确认匹配度，再进入正式申请环节。项目联系人为 Prof. Bo Liu，页面还给出了电话和邮箱，方便进行非正式咨询。

申请要点

• 学历要求：至少相当于一等或二等一荣誉学位，专业为 microelectronics 或 electronic engineering 或同等方向。

• 核心能力：analog IC design 能力必需；编程经验非必需，但强烈加分。

• 研究内容：AI-driven EDA tools 支持下的模拟 IC 与系统设计，示例包括 ADCs、PLLs。

• 资助与时长：4 年全额资助博士项目，由大学与产业伙伴共同支持。

• 开始时间：预计 2026 年 10 月 1 日，可协商。

• 申请材料：完整 CV、cover letter，说明如何满足要求。

• 申请流程：先进行初步遴选和面试；只有入选者才会进入正式申请；在面试前不要直接在线申请。

• 联系方式：Prof. Bo Liu，邮箱 Bo.Liu@glasgow.ac.uk，电话 +44 (0) 141 330 6022。

• 申请信息：如需正式申请细节，应参考学校研究学位申请页面；项目页面同时给出教授个人主页链接。

• 其他规则：项目强调这是面向全球学生的竞争性资助岗位，且当前 AI 驱动模拟 IC 设计工具已具备部分实用基础。

需要进一步确认

• 项目未明确说明学费覆盖之外是否还有额外生活津贴数额。

• 页面没有给出正式截止日期，只说明先遴选再进入正式申请。

• 产业伙伴的具体分工和资助比例未公开展开。

工程博士：由 AI 驱动 EDA 工具赋能的模拟 IC 设计

执行结论

推荐标签：匹配度高，但需核实细节。 这是一项适合已经具备扎实模拟或混合信号 IC 设计证据的申请者的博士机会，研究交叉点位于实际电路设计与 AI 辅助电子设计自动化之间。最强的信号来自导师与课题的高度一致性：Bo Liu 的 University of Glasgow 教授主页、AIDAC 团队页面，以及 Glasgow 的近期仓储论文记录，共同指向一条清晰的 AI 驱动模拟/RF IC 设计与自动化研究路线。

主要保留意见不在于题目质量，而在于需要进一步核实的实施细节。项目介绍写明，这是一项为期四年、全额资助、由大学和产业伙伴共同支持的 studentship，预计 2026 年 10 月 1 日开始，且会先进行初步遴选和面试，再进入正式申请。公开证据没有完全确认奖学金额、国际学生学费覆盖、产业伙伴条款、工具/PDK 使用权限或 tape-out 预算。应把它看作一个很强、但对细节较敏感的机会。

学校、项目与地点信号

University of Glasgow 为该课题提供了可信的机构基础。官方的 Electronics and Nanoscale Engineering 研究页面表明，相关工作处于合适的 PGR 环境中；James Watt School of Engineering 页面显示了较完整的工程研究场景，而 College of Science and Engineering Graduate School 则补充了研究生支持背景： 来源，https://www.gla.ac.uk/schools/engineering/，https://www.gla.ac.uk/schools/engineering/research/，https://www.gla.ac.uk/colleges/scienceengineering/graduateschool/。

排名证据是加分项，但不应成为决策核心。项目介绍写明 Glasgow 在 QS 2026 中位列第 79；QS 与 Times Higher Education 的独立排名页面也可对学校声誉作交叉印证： 来源 和 来源。对这个项目而言，更重要的是学校、导师与研究产出的匹配度。

导师与团队评估

导师研究方向

Bo Liu 的官方主页和 AIDAC 团队页面与该项目高度一致： 来源 和 来源。公开证据显示，这不是简单把 AI 标签贴在电子工程项目上，而是确实聚焦于 circuits and systems 的 AI 辅助设计自动化。

项目介绍还同时列出 Muhammad Imran 作为联系人。就本轮公开证据而言，Bo Liu 与项目的直接对应关系最强，而 Muhammad Imran 的具体协作或分工需要进一步确认。

近期关键论文

Glasgow 的近期仓储论文记录显示出一条连贯的研究谱系：

• Versatile multitask surrogate model-assisted analog IC sizing methodology（2026）：与基于 surrogate model 的模拟 IC sizing 直接相关，是本项目最接近的技术信号之一。 来源
• Circuit parameter prediction and sizing of analog building blocks through knowledge transfer and multi-task machine learning（2025）：支持在模拟 building blocks 之间进行知识迁移与参数/尺寸预测。 来源
• An industrial-grade AI-driven traditional-structure RFIC design framework（2024）：尤其相关，因为它面向的是工业级 RFIC 设计框架，而非仅停留在抽象优化。 来源
• Tiny circuit, big gain: Bayesian neural network based method for analog integrated circuit sizing（2025）：与不确定性感知的模拟 sizing 相关。 来源
• Device-circuit co-optimization for robust design of SiGe HBT power amplifiers（2024）：提供了与 RF/analog 鲁棒性设计相邻的证据。 来源

团队、资源与协作环境

AIDAC 页面说明这里更像是一个组层面的研究议程，而不是单点、偶发式的项目概念。仍需核实的实际问题包括：是否可使用 Cadence 或同类 EDA 工具、是否能接触 PDK、是否有 foundry 路径、是否有测量支持、是否有合作方软件权限，以及是否有 tape-out 预算。

研究方向与领域前景

领域动向

AI-assisted EDA for analog and mixed-signal design 目前属于高动能方向。近期的综述和预印本显示，这一领域正在向 AI for EDA、LLM-assisted analog design、data-driven integrated-circuit sizing，以及模拟/混合信号设计自动化等方向扩展：

• 来源
• 来源
• 来源
• 来源

这个方向之所以有吸引力，是因为模拟 IC 设计本身就慢、依赖专家经验，而且很难自动化。也正是这些特征，让研究变得困难：拓扑选择、仿真器闭环优化、版图与寄生效应、PVT variation、噪声、线性度、良率和验证约束，都会让浅层的 ML 演示失效。

可能的研究切入点

可行的研究切入点包括：面向 ADC、PLL、RF blocks 或可复用 analog building blocks 的 AI 辅助 sizing/design；可迁移的 surrogate models；不同电路家族之间的知识迁移；在 PVT variation 下的鲁棒优化；以及保留专家约束可见性的 human-in-the-loop 工作流。最有分量的博士成果，通常会把可发表的方法和有说服力的电路演示结合起来。

职业与市场前景

如果学生毕业时同时具备电路设计可信度和 AI/EDA 工具能力，其职业相关性是不错的。英国半导体政策把芯片视为战略重要领域，而更广泛的行业报告也显示芯片设计人才压力长期存在：

• 来源
• 来源

这些市场证据总体为正，但不能替代扎实的模拟设计能力证明。

资助、申请与生活成本

项目介绍写明，这是一项为期四年的全额资助 studentship，由大学和产业伙伴共同支持，面向全球申请者开放竞争。若其覆盖申请者所属 fee status 的全部学费并提供可维持生活的 stipend，条件就相当有吸引力。正式判断前，仍应结合 Glasgow 的奖学金、学费与工程学院博士机会页面来核实条款： 来源，https://www.gla.ac.uk/scholarships/，https://www.gla.ac.uk/postgraduate/feesandfunding/fees/。

Glasgow 通常比 London 更容易用标准博士津贴维持生活，但预算仍然重要。可将学校生活成本指南和英国 Student visa 的资金要求作为最低规划依据：

• 来源
• 来源
• 来源

申请流程也需要注意。项目介绍写明，先进行 initial selection 和 interview，只有被选中的候选人才会正式申请。提交在线申请之前，应先向 Bo Liu 核实这一流程要求。

申请者匹配度与准备

更适合的背景

• microelectronics 或 electronic engineering 方向毕业，且能提供扎实的 transistor-level analog 或 mixed-signal 设计证据。
• 有 ADC、PLL、RF、data-converter 或 analog building-block 设计项目经历的申请者。
• 熟悉 SPICE / Cadence / Spectre 类仿真，并能解释设计权衡的申请者。
• 在电路设计基础上，还能补充 Python、MATLAB、优化或机器学习能力的申请者。

需要谨慎的情况

• 主要是通用 AI/ML 背景，但几乎没有模拟 IC 设计经验。
• 主要做数字硬件，没有晶体管级模拟设计和仿真训练。
• 更想做纯理论 AI 项目，而不是电路设计与 EDA 的混合型课题。
• 不能证明自己理解 specifications、corners、noise、stability、linearity 或版图感知设计约束。

建议强化的技能与证据

准备简历和 cover letter 时，应重点展示具体的模拟设计证据。可用的材料包括电路图或报告、仿真结果、PVT/corner analysis、noise 或 linearity trade-off、layout/parasitic awareness，以及用于设计探索的脚本。编程在项目介绍中被写为“非必须但很有帮助”，但在这个项目里，它很可能是一个重要区分项。

风险与待核实问题

高优先级问题

• studentship 是否覆盖四年全部国际学费和 stipend？
• annual stipend 是多少，是否带有任何产业补贴或条件？
• 是否应在导师面试或遴选完成前避免正式在线申请？
• 首要电路目标是 ADCs、PLLs、RF blocks、analog building blocks，还是其他系统？
• 可以使用哪些 EDA 工具、PDK、foundry 资源和测量支持？
• 这个 PhD 更偏向 novel IC designs、EDA methodology，还是两者平衡？

中优先级问题

• 产业伙伴具体是谁，它们的实际角色是什么？
• 是否存在 IP、保密或发表限制？
• 是否会有 tape-out 机会或要求？
• 第一年的进展如何评估？
• Muhammad Imran 在指导或咨询中承担什么角色？
• 面试会考察到什么程度的 programming、MATLAB/Python 或 ML 知识？

证据与来源

学校与项目环境的核心来源：

• University of Glasgow Electronics and Nanoscale Engineering: 来源
• James Watt School of Engineering: 来源
• James Watt School research: 来源
• College of Science and Engineering Graduate School: 来源
• Engineering PhD opportunities: 来源

导师、团队与论文来源：

• Bo Liu staff profile: 来源
• AIDAC lab page: 来源
• Glasgow 近期仓储论文记录: 来源，https://eprints.gla.ac.uk/368747/，https://eprints.gla.ac.uk/329166/，https://eprints.gla.ac.uk/360021/，https://eprints.gla.ac.uk/337933/

排名、资助、成本与领域来源：

• QS profile: 来源
• THE profile: 来源
• Scholarships and fees: 来源 和 来源
• Cost and visa planning:
  • 来源
  • 来源
  • 来源
• Field and market context:
  • 来源
  • 来源
  • 来源
  • 来源
  • 来源
  • 来源