PhD：QoS-aware shared-memory chiplet architectures for multi-die systems

项目概览

这个博士项目研究 shared memory chiplet architectures 如何在 multi-die systems 中同时实现可扩展性和可预测性能，重点面向 automotive safety-critical systems。岗位地点为 imec Germany, Heilbronn；官方项目页列出 promotor 为 Technical University of Munich Chair of AI Processor Design 的 Professor Amrouch，daily advisor 为 Stephanie Friederich。

项目所在环境是 imec Heilbronn 和 Advanced Chip Design Accelerator (ACDA)。公开介绍显示，imec Germany 关注 open chiplet architectures、automotive innovation 和 AI-driven systems，ACDA 的目标是把先进 chiplet design、system integration 和 cutting-edge methodologies 从早期研究推进到工业采用。

项目详情

项目的技术背景是，从 monolithic SoC 向 multi-die 和 chiplet-based architecture 转变后，传统每个 compute chiplet 配套独立 memory interface/controller 的方式会带来 IO 需求、面积开销和 memory utilization 问题。项目提出的替代方向是 shared memory chiplets：把 memory resources 集中，并通过 high-speed die-to-die interconnects 让多个 compute dies 逻辑共享。

这种架构能减少 IO duplication、改善资源利用，但也引入新的核心问题：多个 compute chiplets 会竞争同一 memory resource，导致 contention 和 latency variability。对 automotive 等 safety-critical domains 而言，average performance 不够，系统还需要 bounded worst-case behavior、latency constraints 和 bandwidth guarantees。

博士研究目标是提出 architectural principles 和 mechanisms，使 shared memory in multi-die systems 能够 predictable and efficient。项目会研究跨 interconnects、memory hierarchies 和 system-level scheduling 的 cross-layer QoS mechanisms，理解 die-to-die communication 与 memory system behavior 的相互作用，并为未来 chiplet-based system design 提供 architecture guidelines 和 design trade-offs。

研究方法包括探索把 memory chiplets 视为 first-class shared system resources 的架构模型；设计支持 differentiated service levels 的 die-to-die communication mechanisms 和 chiplet memory controller/switch；研究 traffic classification、priority-aware arbitration、resource partitioning；设计适用于 shared chiplet memory 的 memory scheduling strategies；并用 system-level simulation 评估 mixed-criticality workloads。官方页面还给出工作比例：30% architecture design、30% system evaluation and benchmarking、30% RTL development and modelling、10% literature review。

申请要点

• 申请者需要 electrical engineering、computer science 或相关领域硕士学位。

• 需要扎实的 processor、compute systems 和 chiplet architecture 基础。

• 需要熟悉 cache coherence concepts。

• 需要 VHDL、Verilog 或 SystemVerilog 等硬件描述经验，并理解 RTL modelling and simulation。

• 对 hardware/software co-design 和 optimization 有兴趣会有帮助。

• 官方 vacancy 没有公开明确申请截止日、薪资、博士注册费用覆盖、合同年限或签证路径；这些都需要在申请或面试前确认。

需要进一步确认

最重要的信息缺口是：正式 degree-awarding institution 和博士注册规则是否完全由 TUM 负责；imec Germany 与 TUM 的合同/学籍关系如何安排；gross salary 和税后收入是多少；中国申请者应走 researcher residence permit、employment route 还是 student/doctoral route；是否有 tuition 或 semester fees；是否有固定截止日或滚动审查。

补充说明：项目的合作和设施背景主要来自 imec Germany 与 ACDA。公开信息显示，Heilbronn hub 位于 Innovation Park Artificial Intelligence 生态中，目标是把 imec 的半导体研究能力、汽车产业需求和本地 AI 创新环境连接起来。ACDA 不是普通大学课题组，而是面向 advanced chiplet design、system integration 和产业采用的能力中心；这意味着博士工作很可能同时面对学术研究、工程验证和产业合作边界。申请者应主动询问可用的仿真平台、RTL 工具链、benchmark workload、算力资源、是否能接触 automotive chiplet programme 或相关 partner 需求，以及哪些内容可以公开发表。

从工作内容看，项目不是只做概念综述，而是要求把架构机制落到可评估的系统模型或 RTL 模型上。候选人需要能把 memory chiplet、die-to-die interconnect、cache coherence、memory scheduling 和 QoS enforcement 放在同一条数据路径里思考，并用 latency distribution、bandwidth allocation、fairness、energy efficiency 和 worst-case behavior 等指标验证方案。若申请者过去只有软件建模经验，建议补充硬件描述语言和 RTL simulation 证据；若过去偏电路或器件，则需要补足系统架构、工作负载建模和调度策略。

申请层面最需要提前确认的是合同和学籍关系。官方页面列出 TUM Professor Amrouch 为 promotor、Stephanie Friederich 为 daily advisor，并写明地点在 imec Germany, Heilbronn，但没有说明博士学位具体由哪所学校授予、是否需要在 TUM 某个 faculty 注册、是否有 semester fee、是否必须去 Munich 或 Leuven，以及 imec 与 TUM 的指导责任如何分配。这些信息会直接影响签证路径、毕业时间线、论文发表和长期职业规划。

更具体地说，申请者可以把研究计划理解为三层任务：第一层是提出共享内存 chiplet 的架构抽象，说明哪些请求来自不同计算芯粒、哪些请求属于实时或非实时负载；第二层是设计仲裁、优先级、资源分区或调度机制，让关键流量在竞争中仍能获得可预测服务；第三层是用仿真和 RTL 建模证明机制有效，而不是只给出概念图。项目列出的工作比例显示，架构设计、系统评估和 RTL 建模各占约三成，因此申请材料中最好展示自己能在“想法、模型、实现、评估”之间闭环。

还需要注意，这个岗位服务的应用语境是汽车和 autonomous edge，而不是通用服务器内存系统。汽车场景强调安全、可靠性、成本、供应链和实时性，很多设计选择会受到产业约束。申请者如果能说明自己理解 mixed-criticality workloads、实时任务被大规模数据搬运阻塞的风险，以及为什么 QoS 机制需要跨 interconnect 和 memory controller 协同，会比只泛泛讨论 chiplet 热点更有说服力。

申请时还应准备一段非常具体的项目经历说明：自己做过哪些硬件建模、仿真、验证或系统评估，使用过哪些工具，结果如何量化。清楚。

共享内存芯粒的服务质量博士项目

执行结论

适合具备计算机体系结构和RTL建模基础、希望研究汽车计算可预测性能的申请者。 课题研究多个计算芯粒怎样共享内存，同时控制竞争造成的延迟波动。关注点是QoS（服务质量）、带宽保障和最坏情况下的行为，需要把架构机制落实到仿真与硬件模型。

• 研究地点： 德国Heilbronn的imec Germany；学术指导人为TUM的Hussam Amrouch教授，日常指导人为Stephanie Friederich。
• 申请时间： 官方岗位没有公开固定截止日，也没有确认是否滚动审查。
• 合同与培养： 薪资、合同年限、学费／学期费、博士授位机构及注册流程均需确认，不能仅凭TUM导师身份认定学位路径。

正式岗位未列国籍限制，中国申请者原则上可以申请。最先应询问招聘是否仍接受材料、合同与学位安排，再判断这份产业关联博士能否满足个人计划。正式岗位与研究要求

为什么共享内存需要新的机制

传统多芯片系统中，每个计算芯粒配独立内存接口与控制器，会增加IO和面积开销，并影响内存利用。共享内存芯粒让多个计算芯片通过高速芯片间互连使用同一资源，有助于减少重复接口，却也产生资源竞争与延迟变化。

汽车安全关键系统既需要吞吐，也需要可预测的延迟。研究问题因此是：怎样让不同重要性的工作负载共享资源，让关键请求获得所需服务，并兼顾效率？QoS机制需要跨芯片间互连、内存层次与系统调度协同设计。

已有项目资料列出以下工作：

• 建立共享内存芯粒的架构模型，明确请求怎样经过互连、内存控制器与调度机制。
• 研究流量分类、优先级仲裁、资源分区和内存调度，比较集中式与分布式控制，处理缓存一致性带来的相互作用。
• 用系统仿真评价混合关键性工作负载，再做RTL（寄存器传输级）开发与建模，检验机制的可实现性。

官方工作比例为 30%架构设计、30%系统评估与基准测试、30%RTL开发与建模、10%文献阅读 。这是工作内容分配，具体安排应与指导人讨论。可能的博士成果是架构模型、调度／QoS机制、可复现仿真和RTL可行性证据。评价可关注延迟分布、带宽分配、公平性、能效和最坏情况行为；是否流片或制作硅验证样片，公开岗位没有保证。

学校、学科与培养

工作和日常研究地点是德国Heilbronn的imec Germany，岗位属于研发。imec Germany重点研究芯粒技术与自主边缘系统，关注先进半导体方案的设计、集成与扩展。官方岗位，imec Germany

学术指导人Hussam Amrouch是慕尼黑工业大学（TUM）计算、信息与技术学院的W3教授，领导AI Processor Design教席；日常指导人为Stephanie Friederich。TUM官方新闻列其QS世界大学排名2027第25名，并称其在该榜单中再次为欧盟最佳大学。Amrouch简介，TUM排名说明

博士授位机构仍需确认。岗位仅明确Amrouch担任学术指导人，没有公开博士注册流程、学院、培养项目、费用或论文委员会；不能凭导师属于TUM就认定最终由TUM授位。

资格与经验怎样对照

正式要求。 电气工程、计算机科学或相关领域硕士，扎实的处理器、计算系统与芯粒架构基础，熟悉缓存一致性概念，有VHDL、Verilog或SystemVerilog等硬件描述经验，并理解RTL建模与仿真。岗位也看重硬件／软件协同设计和优化兴趣。

材料准备建议。 选择一个能说明架构想法如何被实现和评价的项目。gem5或其他架构仿真、NoC／互连、内存调度、Python／C++建模、FPGA或RTL验证经历，可以按与课题的联系展示；这些是编辑建议，不能当作新增的统一加分门槛。

纯软件背景应补充体系结构与硬件模型证据；偏电路、器件的申请者则应说明对系统架构、内存层次及工作负载建模的准备。申请研究陈述应讲清楚自己怎样定义和验证QoS指标。

指导团队与研究环境

Hussam Amrouch是TUM计算、信息与技术学院W3教授，领导AI Processor Design教席，研究涉及类脑计算、半导体测试与可靠性、处理器和电路。TUM建立由其负责的AI芯片设计教育与研究中心，得到巴伐利亚部门支持，TSMC为重要伙伴；学校还报道团队完成欧洲首个大学设计的 7nm AI芯片 。Hussam Amrouch简介

团队发表清单包含用机器学习分析老化与自热可靠性、 2nm及以下尺度的BEOL互连 、机器学习驱动自热分析，以及面向边缘AI训练的领域专用超维RISC-V处理器。它们展示处理器设计、可靠性与电路约束方面的积累；具体共享内存芯粒QoS研究仍需形成自己的机制和评价证据。2024年芯粒集成架构综述与IEEE CAS专题征稿，提供EDA、互连、封装、测试和设计验证背景。导师团队论文清单

imec Germany关注芯粒技术与自主边缘系统，Heilbronn的Advanced Chip Design Accelerator（ACDA）面向先进芯粒设计、系统集成与产业采用。imec自主边缘芯粒项目有参考架构、物理测试平台及汽车／半导体伙伴生态，包含Arm、Audi、BMW Group、Bosch、Cadence、Infineon、Porsche、Siemens、Synopsys、Tenstorrent、Valeo、Volkswagen。博士能实际使用哪些工具、仿真器、RTL流程或专有设计资产，不能由伙伴名单直接推定。imec自主边缘芯粒项目

资助与德国生活安排

官方资料未公开税前薪资、税后收入、合同年限、博士／学期费用，也未说明搬迁、住房、会议与发表费用支持。这些信息应集中向招聘方核对。

DAAD列德国学生最近一次社会调查平均支出约 €876／月 ，仅作学生预算参考，Heilbronn博士雇员的住房、税务与社保可能不同。非欧盟博士可涉及德国研究人员居留路径，但最终取决于imec雇佣、博士学生注册或接待协议等身份安排，不能预先认定适用某一签证。德国研究人员居留背景

职业能力与领域背景

架构建模、RTL与半导体系统评价能力，可对应半导体研发、EDA、汽车计算、处理器、内存系统、芯粒互连和安全关键嵌入式系统。Chiplets的价值涉及异构集成、扩展设计与制造成本，汽车AD／ADAS应用又增加可靠性与实时性约束。

原报告所引BLS预测，2025至2035年计算机硬件工程师就业增长9%，电气与电子工程师增长8%；EU Chips Act 2.0提供欧洲设计与生产政策背景。这些是宏观参考，个人职业价值仍取决于可展示的架构、实现和评估成果。

怎样安排申请与沟通

申请前

先问固定截止或滚动审查安排，确认材料提交方式；同时了解合同年限、薪资范围与正式博士注册机构。准备最相关的RTL／仿真项目和简短研究陈述，说明自己的QoS问题、机制与评价方法。

面试时

讨论可用仿真工具、RTL流程、算力及专有设计资产，询问混合关键性基准怎样选择、是否预期流片或硅验证。再了解imec与TUM的日常指导分工，是否需赴Munich、Leuven或其他imec地点，以及AECP／CHASSIS伙伴需求能否纳入课题。

接受录取前

书面确认合同收入、期限、博士授位与注册、学期／注册费及差旅／发表费用。明确工业保密、可公开成果和博士论文发表路径；最后核对中国申请者的签证／居留身份、资金证明与搬迁支持。

证据与来源

岗位、导师、研究环境及生活资料如下，可按需查阅。

• imec正式岗位
• imec Germany研究环境
• Hussam Amrouch简介
• TUM排名背景
• TUM AI芯片中心
• TUM 7nm AI芯片
• 导师团队论文清单
• 2024年芯粒架构综述
• IEEE CAS芯粒专题
• 自主边缘芯粒项目
• 汽车半导体技术背景
• 欧洲芯片政策背景
• 硬件工程师职业背景
• 电气电子工程职业背景
• 德国学生生活成本
• 德国研究人员居留
• 德国居留法律背景
• CHASSIS芯粒合作
• TUM研究资料